VitalyMorarenko

Основы применения логических анализаторов

Blog Post created by VitalyMorarenko Employee on Jan 19, 2018

Введение

Вам нужно одновременно контролировать входы и выходы 16-разрядного счетчика, чтобы определить ошибку синхронизации, но при этом у вас есть только 2-канальный осциллограф. Как же увидеть все это одновременно? Вы только что построили диаграмму сигналов для цифровой схемы. Как ее проверить? Чем воспользоваться для захвата и анализа этих сигналов?

 

Без соответствующего инструмента решение этих задач отнимет массу времени. Лучшим решением для всех перечисленных проблем будет логический анализатор. В этой статье рассматриваются основные вопросы применения логических анализаторов. Прочтя ее, вы получите отличное представление о функциях логического анализатора.

 

Осциллограф или логический анализатор?

Выбирая между осциллографом и логическим анализатором, многие инженеры отдают предпочтение осциллографу. Однако в некоторых случаях польза от осциллографа весьма невелика. Существует множество задач, где логический анализатор может оказаться куда полезней.

 

Когда нужен осциллограф

  • Когда нужно увидеть небольшие выбросы на сигнале
  • Когда нужна высокая точность при определении временных интервалов

 

Когда нужен логический анализатор

  • Когда нужно увидеть много сигналов одновременно

  • Когда нужно представить сигналы именно так, как видит их само оборудование

  • Если нужно синхронизироваться от определенной комбинации сигналов на нескольких линиях и увидеть результат

 

Когда сигнал в вашей системе пересекает пороговое значение, логический анализатор реагирует на него точно так же, как и сама логическая схема. Он распознает лишь два состояния сигнала – «ноль» или «единица». Кроме того, он может синхронизироваться по определенному сочетанию нулей и единиц исследуемых сигналов.

 

В общем случае используйте логический анализатор тогда, когда вам нужно увидеть больше сигналов, чем может показать осциллограф. Логические анализаторы очень полезны для определения временных соотношений или для исследования данных, передаваемых по шине, например, адресов, данных или управляющих сигналов на шине микропроцессора. Они могут декодировать информацию на шинах микропроцессоров и представлять ее в осмысленном виде.

 

Если вы закончили параметрический этап проектирования и занялись исследованиями временных соотношений между многими сигналами, причем вам нужно синхронизироваться по определенному сочетанию логических уровней этих сигналов, то вам нужен именно логический анализатор.

 

Что такое логический анализатор?

Многие логические анализаторы состоят, по сути дела, из двух анализаторов. Первый из них – это анализатор временных диаграмм (АВД), а второй – анализатор логических состояний (АЛС).

 

Принцип работы анализатора временных диаграмм

Анализатор временных диаграмм выводит информацию практически в том же виде, что и осциллограф, откладывая по горизонтальной оси время, а по вертикальной – уровень напряжения. Поскольку форма сигналов в обоих приборах зависит от времени, говорят, что они представляют сигнал во временной области.

 

Выбор правильного метода дискретизации

Анализатор временных диаграмм подобен цифровому осциллографу с вертикальным разрешением один бит. При разрешении один бит анализатор видит только два состояния – «ноль» или «единицу». Для него существует лишь один, определенный пользователем порог напряжения. Если сигнал в момент дискретизации превышает порог, анализатор отображает его как сигнал высокого уровня или «единицу». Если сигнал оказывается ниже порога, он отображается как «ноль» или сигнал низкого уровня. В результате создается список нулей и единиц, представляющий собой однобитное представление входного сигнала. Этот список сохраняется в памяти и используется для восстановления однобитной формы входного сигнала, как показано на рис. 1.

 

Рисунок 1. Точки дискретизации анализатора временных диаграмм
1. Порог
2. Точка дискретизации
3. Результаты дискретизации (0 означает, что сигнал ниже порога)

Результаты дискретизации (1 означает, что сигнал выше порога)

Анализатор временных диаграмм показывает сигнал, реконструированный по результатам дискретизации

 

Анализатор временных диаграмм превращает все сигналы в сигналы прямоугольной формы, что, на первый взгляд, ограничивает его возможности. Однако если вам нужно проанализировать временные соотношения нескольких сотен сигналов путем одновременного их наблюдения, вам нужен именно логический анализатор.
Помните, что каждая точка дискретизации использует одну ячейку памяти. Поэтому, чем выше разрешение (выше частота дискретизации), тем меньше окно захвата.

 

Дискретизация переходов

При захвате пакетных данных, как показано на рис. 2, нужно выбрать максимальное разрешение (например, 4 нс), чтобы захватить быстрые импульсы в самом начале. Это значит, что анализатор временных диаграмм с объемом памяти 4K (4096 отсчетов) прекратит захват данных через 16,4 мкс, и второй пакет данных вы уже не захватите.

 

Во время повседневной отладки нам постоянно приходится регистрировать и сохранять данные в моменты, когда активность сигнала отсутствует. Это приводит к бесполезному расходу памяти анализатора, не давая никакой дополнительной информации. Эту проблему можно решить, если знать, в какие моменты времени возникает переходной процесс и какой будет полярность сигнала – положительной или отрицательной. Эта информация составляет основу анализа переходов и позволяет повысить эффективность использования памяти.

 

Для реализации эффективного анализа переходов нужно использовать на входе анализатора временных диаграмм «детектор переходов» и счетчик. Теперь анализатор будет сохранять только те отсчеты, которым предшествовал переход, вместе со временем, прошедшим от последнего перехода. При таком подходе используется всего две ячейки памяти на каждый переход, а при отсутствии активности – память вообще не используется.

 

В нашем примере мы можем захватить второй пакет, а также третий, четвертый и пятый, в зависимости от того, сколько импульсов входит в состав пакета. В то же время, мы можем сохранить максимальное разрешение 4 нс (рис. 3).

 

Рисунок 2. Дискретизация с высоким разрешением
1. Точки дискретизации (все сохраняются в памяти)
2. 36 нс
3. 50 мкс
4. Память заполнена
4096 х 4 нс = 16,4 мкс


Рисунок 3. Дискретизация с детектором переходов
1. Точки дискретизации
2. Точки дискретизации, сохраненные в памяти
3. 36 нс
4. 50 мкс
5. Потребовалось всего 28 ячеек памяти (14 точек дискретизации + 14 временных интервалов)

 

Захват выбросов

Выбросы имеют дурную привычку появляться в самые неподходящие моменты времени с самыми тяжелыми последствиями. Анализатор временных диаграмм дискретизирует входные сигналы, следит за переходами, возникающими между выборками, и может обнаружить появление выброса. В случае анализатора выброс определяется как переход, несколько раз пересекающий порог между соседними выборками. Для распознания выброса мы должны «научить» анализатор распознавать множественные переходы и показывать их, как выбросы.

 

Хотя отображение выбросов само по себе очень полезно, было бы еще полезней синхронизироваться от выброса и показывать данные, предшествующие ему. Это помогло бы определить причину, вызвавшую выброс. К тому же, такая способность позволила бы анализатору регистрировать данные только тогда, когда нужно – в момент появления выброса.

 

Предположим, что у нас есть система, которая периодически сбоит из-за выбросов на одной из линий. Поскольку выбросы появляются редко, постоянное сохранение данных приведет к невероятному увеличению объема анализируемой информации (при наличии достаточного объема памяти). Или можно взять анализатор без функции синхронизации по выбросам и сидеть перед ним, нажимая кнопку Пуск, пока не заметим выброс.

 

Синхронизация анализатора временных диаграмм

Логический анализатор постоянно захватывает данные и прекращает захват при обнаружении точки трассировки. Это позволяет анализатору показывать информацию, предшествующую точке трассировки (известную, как отрицательное время), а также информацию после точки трассировки.

 

Синхронизация по комбинации сигналов

Определение условий трассировки для анализатора временных диаграмм несколько отличается от настройки уровня синхронизации осциллографа. Многие анализаторы могут синхронизироваться от определенного сочетания нулей и единиц на входных линиях.

 

Для облегчения работы условия синхронизации в большинстве анализаторов можно вводить в виде двоичных (нулей и единиц), шестнадцатеричных, восьмеричных или десятичных чисел или в виде символов ASCII. Использование шестнадцатеричных чисел особенно удобно для анализа шин, имеющих разрядность 4, 8, 16, 24, или 32 бита. Представьте, как сложно было бы указать условия синхронизации 24-битной шины в виде двоичного числа.

 

Синхронизация по фронту

Настройку уровня запуска в осциллографе можно представить, как установку уровня на компараторе, который вызывает запуск осциллографа, когда входное напряжение пересекает этот уровень. При синхронизации по фронту анализатор временных диаграмм работает, в сущности, так же, за исключением того, что уровень запуска определяется установкой логического порога.

 

Хотя многие логические устройства реагируют на уровень, тактовые и управляющие сигналы этих устройств работают, как правило, по фронту. Синхронизация по фронту позволяет начать захват данных в момент тактирования устройства.

 

Можно настроить анализатор так, чтобы он начинал захват данных при появлении фронта тактовой частоты (переднего или заднего) и захватывал все выходы регистра сдвига. Конечно, в таком случае нужно обеспечить задержку точки трассировки, чтобы учесть задержку распространения в регистре сдвига.

 

Принцип работы анализатора логических состояний

Если вы никогда не пользовались анализатором логических состояний, вам может показаться, что это невероятно сложный прибор, на овладение которым нужно потратить массу времени. Истина в том, что многие разработчики аппаратуры считают анализатор логических состояний очень полезным инструментом.

 

Когда нужен анализатор логических состояний

"Логическим состоянием" логической схемы называется значение шины или линии в момент, когда данные достоверны.


Давайте рассмотрим обычный D-триггер. Данные на входе D недостоверны до тех пор, пока не появится положительный фронт тактового сигнала. Таким образом, состояние этого триггера соответствует моменту появления положительного фронта тактового сигнала.


Теперь представьте, что у нас есть восемь таких триггеров. Все восемь подключены к одному и тому же тактовому сигналу. При появлении положительного фронта тактового сигнала все восемь триггеров захватывают данные со своих "D" входов, и это происходит при каждом положительном фронте тактового сигнала. Эти восемь линий аналогичны шине микропроцессора.


Если мы подключим к этим восьми линиям логический анализатор и скажем ему, регистрировать данные при каждом появлении положительного фронта тактового сигнала, анализатор как раз и будет анализировать логические состояния. Никакая активность на входе не будет регистрироваться, пока сигнал тактовой частоты не перейдет в единицу.

 

Анализатор временных диаграмм использует для управления дискретизацией встроенный генератор тактовой частоты, в результате он асинхронно дискретизирует сигналы исследуемой системы. Анализатор состояния дискретизирует сигналы синхронно, поскольку он получает тактовую частоту от самой системы.
Как правило, анализатор состояния выводит данные в виде списка, тогда как анализатор временных диаграмм выводит данные в виде временной диаграммы.

 

Что такое тактовая частота

В анализаторе временных диаграмм дискретизация выполняется под управлением внутреннего генератора тактовой частоты. Это сильно упрощает ситуацию. Однако в микропроцессорных схемах система может иметь несколько тактовых частот.


Предположим, что мы хотим засинхронизироваться от определенного адреса памяти и увидеть сохраненные в нем данные. Будем считать, что в системе используется процессор Zilog Z80.


Чтобы наш анализатор мог захватывать адреса процессора Z80, он должен регистрировать данные в тот момент, когда линия MREQ переходит в ноль. Однако для захвата данных анализатор должен делать выборку в момент, когда в ноль переходит линия WR (цикл записи) или когда в ноль переходит линия RD (цикл чтения). Некоторые процессоры передают данные и адрес по одним и тем же линиям. Анализатор должен уметь считывать информацию с одной и той же шины, но в разные моменты времени.

 

Рисунок 4. Временная диаграмма работы памяти
1. Операция чтения
2. Операция записи
3. Тактовая частота
4. Ожидание
5. Достоверный адрес
6. Достоверные данные
7. Выходные данные

 

Во время цикла чтения или записи Z80 сначала выводит адрес на шину адреса. Затем он устанавливает сигнал MREQ, показывая, что на шине присутствует достоверный адрес для чтения или записи в память. После этого устанавливается линия RD или WR, в зависимости от того, что выполняется, чтение или запись. Причем линия WR устанавливается только при наличии на шине достоверных данных.


Таким образом, анализатор временных диаграмм выступает в роли демультиплексора, который в нужное время захватывает адрес, а затем захватывает данные, которые появляются на тех же линиях.

 

Синхронизация анализатора логических состояний

Подобно анализатору временных диаграмм, анализатор логических состояний способен классифицировать данные, которые мы хотим сохранить. Если нас интересует определенное сочетание нулей и единиц на шине адреса, мы можем сказать анализатору, начать сохранение при обнаружении этого сочетания и продолжить сохранение до заполнения памяти.

 

Информацию можно отображать в шестнадцатеричной или в двоичной форме. Может оказаться полезным декодировать шестнадцатеричный код в команды ассемблера. В случае процессора шестнадцатеричные коды представляют собой его команды. Большинство производителей анализаторов разработали специальные пакеты программ, которые называются дизассемблерами или обратными ассемблерами. Назначение этих пакетов – преобразовать шестнадцатеричный код в команды ассемблера, чтобы упростить их интерпретацию.

 


Рисунок 5. Преобразование шестнадцатеричного кода в команды ассемблера

 

Что такое уровни последовательности

Анализаторы состояния имеют "уровни последовательности", которые облегчают синхронизацию и сохранение. Уровни последовательности позволяют более точно классифицировать сохраняемые данные, нежели отдельные точки синхронизации. Это значит, что вы можете точно установить окно регистрации данных, не сохраняя информацию, которая вам не нужна. Обычно уровни последовательности выглядят примерно так:

 

1 find xxxx
else on xxxx go to level x 2 then find xxxx
else on xxxx go to level x 3 trigger on xxxx

 

Селективное сохранение экономит память и время

Под селективным сохранением подразумевается сохранение некоторой части большого целого. Например, предположим, что у нас есть процедура на ассемблере, которая возводит в квадрат заданное число. Если эта процедура выполняет возведение в квадрат с ошибкой, мы может заставить анализатор логических состояний захватить эту процедуру. Для этого мы сначала говорим анализатору, найти начало процедуры. Когда он найдет начальный адрес, мы говорим ему, искать конечный адрес, одновременно сохраняя все промежуточные данные. При обнаружении конца процедуры, мы говорим анализатору, остановить сохранение.

 

Как подключить исследуемую систему

До сих пор мы обсуждали некоторые различия между осциллографами и анализаторами временных диаграмм и логических состояний. Но перед тем как мы сможем воспользоваться этими новыми приборами, нужно обсудить еще один вопрос – систему пробников.

 

Конструкция пробника логического анализатора позволяет подключать большое число каналов к исследуемой системе за счет некоторой потери точности по амплитуде. По традиции, логические анализаторы используют активные пробники со встроенными детекторами, рассчитанные на подключение восьми каналов и обладающие общей емкостью 16 пФ на канал.

 

Подключение пробников

Физическое подключение к цифровым системам должно быть надежным и удобным, чтобы точно передавать данные в логический анализатор с минимальным влиянием на исследуемую систему.

 

Типичным решением является пассивный пробник с шестнадцатью каналами на один кабель. Каждый кабель терминируется с обоих концов нагрузкой с сопротивлением 100 кОм и емкостью 8 пФ. Попробуйте сравнить электрические параметры пассивного пробника с пробником осциллографа. Кроме небольших размеров и высокой надежности, преимущество пассивной системы пробников заключаются в том, что можно терминировать пробник непосредственно в точке подключения его к исследуемой системе. Это позволяет исключить дополнительную паразитную емкость, связанную с проводами, соединяющими большие активные пробники с исследуемой системой. В результате тестируемая система «видит» емкость всего 8 пФ вместо 16 пФ, как в прежних системах снятия сигнала.

 

Пробники логического анализатора и другие принадлежности

Подключение анализатора логических состояний к микропроцессорной системе требует некоторых усилий, касающихся обеспечения механического подключения и выбора тактовых сигналов. Не забывайте, что нам надо тактировать анализатор логических состояний в моменты появления на шине достоверного адреса или данных. С некоторыми микропроцессорами может потребоваться применение внешних цепей для декодирования нескольких сигналов, чтобы получить сигнал тактовой частоты для анализатора. Пробник логического анализатора обеспечивает не только быстрое и надежное механическое соединение к исследуемой системе, но и все необходимые электрические адаптеры, такие как схемы тактирования и демультиплексирования.

 

Рисунок 6. Пробник логического анализатора

Заключение

В этой статье рассказывается, что такое логический анализатор и какие функции он выполняет. Поскольку большинство анализаторов состоит из двух основных частей, анализатора временных диаграмм и анализатора логических состояний, мы рассмотрели их отдельно. Но вместе они образуют мощный инструмент для разработчика цифровых схем.

 

Анализатор временных диаграмм больше подходит для схем и приложений с использованием шины, где приходится иметь дело с несколькими линиями. Также он может синхронизироваться по комбинации логических состояний линий или по выбросам.

 

Анализатор логических состояний чаще рассматривается, как программное средство. На самом деле он находит широкое применение и в аппаратной сфере. Поскольку он получает тактовую частоту из исследуемой системы, его можно использовать для захвата данных в тот момент, когда их видит система – по тактовой частоте самой системы.

 

Теперь, вооружившись фундаментальными знаниями, вы сможете уверенно пользоваться логическим анализатором для отладки своих схем.

Outcomes